SparklingOutlaw🍉 (@nogajun.mastodon.social.ap.brid.gy)

RISC-Vデイ東京2026春 2026年3月5日木曜日9:00-18:00 日本標準時 (UTC+9)▶ 参加登録したい方はこちらをクリック（Peatix） ▶ 発表（口頭／ポスター）応募はこちら【無料】 ▶ スポンサー発表および展示募集時間割（クリックで拡大）カンファレンスA ＠伊藤ホール（発表者写真はクリックで拡大） **時間写真 **| 発表題目発表概要| 発表者経歴 ---|---|--- 13:10-13:30 | 開会の辞（Welcome Remarks）東京大学を代表して池田誠教授が、RISC-Vが学術的な標準から今や産業界の不可欠な柱へと進化した、半導体分野における極めて重要な転換について述べます。池田教授の談話では、チップ設計の「民主化」に焦点を当て、オープン標準のアーキテクチャがいかに日本の産業界とアカデミアの共同イノベーションを可能にし、AI、ロボティクス、車載システムといった高成長分野を推進しているかを強調します。| 開会の辞（Welcome Remarks）東京大学を代表して池田誠教授が、チップ設計の「民主化」に焦点を当て、オープン標準のアーキテクチャがいかに日本の産業界とアカデミアの共同イノベーションを可能にし、AI、ロボティクス、車載システムといった高成長分野を推進しているかを強調します。 13:30-14:00| Rapidusにおける2nmプロセス向け標準セルライブラリー開発と設計基盤整備スタンダードセルは、論理ゲート1個から10数個程度で構成される小規模な基本回路であり、数百種類以上のセルをそろえたライブラリーが整備されて初めてSoC設計が可能となる。セルライブラリーにはEDAツールで利用される各種モデルやビュー（電気特性モデル、論理シミュレーション用HDLモデル、配置配線用LEF/DEFやGDS-IIなど）が必要である。ユーザー向けライブラリーについてはサードパーティー（Synopsys）に開発を委託する一方で、社内での検討・検証や外部ライブラリー評価のために自社開発のライブラリーも整備している。（発表題目とアブストラクトは主催者作成）| 鶴崎宏亀 | ラピダス株式会社エンジニアリングセンター設計技術統括部ディレクター鶴崎宏亀は、ルネサスエレクトロニクスにおいて半導体の物理設計およびフロアプラン関連技術の開発に携わり、設計最適化手法に関する特許発明者として名を連ねている。現在はRapidus株式会社にて設計技術統括部ディレクターとして、AIを活用した設計環境「Raads」の開発と先端プロセス向け設計基盤の構築を推進している。 14:00-14:30| オープンコンピュートが拓くAIの未来：チップレット、スケーラブルAI、AI開発 Tenstorrentでは、AI演算に特化したデータフロー型アーキテクチャと、制御・管理プレーンとしてのRISC-Vを組み合わせることで、スケーラブルかつカスタマイズ可能なAIシステムの構築を目指している。また、ソフトウェアスタック、コンパイラ、ランタイムを含むエコシステム全体を見据えた設計の重要性や、オープン標準がAIハードウェアの進化にもたらす影響についても議論する。（発表題目とアブストラクトは主催者作成）| 中野守（なかのまもる）| テンストレント・ジャパン株式会社代表取締役社長 2023年1月の同社設立以来、同社の日本市場における事業展開と組織構築を牽引している。テンストレント入社以前、英グラフコア（Graphcore）日本法人のカントリーマネージャーとして、セールス・マーケティング・顧客エンゲージメントを統括した。さらにその前は、米クレイ（Cray Inc.）の日本法人代表として約16年間にわたりHPC事業を率い、アジア地域での成長を推進。HP社では、アジア全域におけるHPCおよびLinuxビジネスのゼネラルマネージャーを務めるなど、長年にわたり高性能計算・クラウドインフラ領域の第一線で活躍してきた。 14:30-15:00 | SiFive 第2世代 Intelligence ファミリーの紹介 SiFive の最新 RISC-V ベースのAI アクセラレータ IPであるSiFive Intelligence Familyの第2世代をご紹介します。これらのコアは、低消費電力の最先端デバイスからクラウド規模のシステムまで、アプリケーション全体で効率的なエッジAIアクセラレーションの実現を可能にします。 | 近藤芳人 | 代表取締役社長, サイファイブジャパン（本社：米国）近藤芳人氏は、米国SiFiveの日本法人であるサイファイブジャパン（SiFive Japan）の代表取締役社長を務める半導体業界のリーダーである。1990年にソニー株式会社へ入社し、メディアプロセッサをはじめとするシステムLSI開発に従事した。2019年から株式会社DTSインサイトへ移り、SiFiveの日本市場における代理店業務や技術支援にも関与した。2022年10月にSiFive Japanへ参画し、フィールドアプリケーション領域を含む技術支援を担当したのち、同社の代表となりRISC-Vプロセッサの普及と事業拡大を推進している。 15:00-15:30| RISC-Vを用いたフィジカルAIプラットフォーム設計におけるソフトウェア主導型知能本講演で、片山拓也氏は、ハードウェア・ファーストからソフトウェア・ファーストへとプラットフォームアーキテクチャが移行することで、組込みシステム設計にどのような変革が起きるかを解説する。RISC-Vと仮想モデルの活用により、ワークロード起点で設計を開始し、最適なハードウェアを選択・最適化しながら、時間やコストのかかるテープアウトの反復を最小限に抑えてプラットフォームを完成させることが可能になった。ソフトウェア主導型インテリジェンスの登場は、設計手法そのものを進化させ、市場投入までの時間短縮、開発総コストの削減、そしてより効率的なエッジ向けシリコンの実現を可能にする。これは、ワークロードに最適化された命令や拡張機能を構築できる、RISC-V命令セットアーキテクチャのオープン性、モジュール性、拡張性によって支えられています。| 片山卓也（かたやまたくや） | ソフトウェア・ツール分野テクニカルマーケティング担当, MIPS（米）片山卓也氏は、CPUアーキテクチャ、プラットフォーム・ソフトウェア、画像技術、そしてエンドツーエンド（一貫した）の製品戦略にわたる深い専門知識を持つ、実績豊かな半導体製品のリーダーです。そのキャリアを通じて、非常に注目度の高いテクノロジー・ポートフォリオの構築に貢献してきました。現在は、RISCプロセッサ・アーキテクチャのパイオニアであるMIPS社にて、CPUおよびプラットフォーム領域の知見を活かし、ソフトウェア製品マーケティングを牽引しています。業界の開発プロセスを近代化するための「ソフトウェア・ファースト」のアプローチに注力し、数々のイニシアチブを推進しています。 MIPS社への参画前は、インテル社にてAtomプロセッサのプロダクト・マネージャーを務めていました。同職では、組み込みおよびIoTセグメント向けの製品定義、開発、および市場投入（GTM）を指揮。エンジニアリング部門、顧客、および業界パートナーと密接に連携しながらAtomのロードマップを拡充し、急速に進化する市場へと製品を送り出しました。広島大学にて機械工学の修士号を取得。日本で6件、米国で3件の特許を持つ発明家でもあります。 15:30-16:00 | Andes RISC-Vによる次世代コンピューティングの推進コンピューティングの未来は、オープンで拡張性の高いアーキテクチャによって大きく変わりつつある。AIやエッジ、クラウド分野の進化に伴い、柔軟で最適化可能な設計が求められており、RISC-Vはその中核となる技術である。本講演では、Andes Technologyのフランクウェル・リンCEOが、商用レベルで実用化が進むRISC-Vの最新動向と戦略を紹介する。高性能かつ省電力なプロセッサIP、ベクター拡張、そして強力なソフトウェアエコシステムを通じて、顧客がより迅速に差別化された製品を開発できる方法を解説する。| フランクウェル・リン | 会長兼最高経営責任者 | アンデステクノロジーズ（台湾）フランクウェル・リン（Frankwell Jyh-Ming Lin）氏は、商用RISC-Vおよび組込みCPU IPの主要プロバイダーであるAndes Technology Corporationの共同創業者で会長兼最高経営責任者である。リン氏は、UMC（聯華電子）のアプリケーション・エンジニアとしてそのキャリアをスタートさせた。当時、垂直統合型デバイスメーカー（IDM）として自社製品を展開していた同社において、エンジニアリング、製品企画、営業、マーケティングといった幅広い業務を経験した。1995年、CPU製品部門のビジネス・ディレクターとして4年間務めた後、UMCがファウンドリ事業へ転換するタイミングで、欧州支社のゼネラルマネージャー（GM）として転任。IDM製品の販売からファウンドリ・サービスの提供へと、欧州拠点のビジネスモデル転換を牽引した。 14年間務めたUMCを離れ、1998年にファラデー・テクノロジー（智原科技）へ移籍。当初はASICビジネスの事業開発をリードし、その後、ASIC実装、チップ・バックエンド・サービス、IP事業開発、広報（IR）および同社のスポークスパーソンなど、多岐にわたる要職を歴任した。2004年には、ファラデーからのCPUプロジェクトのスピンオフ（分社化）プロジェクトを指揮。2005年のアンデス・テクノロジー設立に共同創業者として参画し、2006年より社長に就任。2021年に会長兼 CEOに昇格し、現在に至る。 16:00-16:20 | RISC-Vを活用したカスタムAIアクセラレータ開発事例フューチャーにて開発中のFPGA向けのカスタムAIアクセラレータについて、RISC-V の果たした役割と、RISC-V のオープンアーキテクチャだからこそ生まれたカスタマイズの柔軟性について、実例をもとに紹介する。| 宮下悠希（Yuki Miyashita）| フューチャー株式会社 ki-labs | FPGAリード総合電機メーカーにて、自動運転および医療機器向けのFPGA開発を通じ、高信頼・低遅延・リアルタイム処理を追求するシステム設計に従事。その専門性を活かし、現在はフューチャー株式会社の社内R&D組織「ki-labs」に所属し、FPGAリードとしてハードウェアアクセラレーションの設計・開発を牽引している。北本愁（Shu Kitamoto）| フューチャー株式会社 ki-labs | ソフトウェアエンジニア SIerでの業務システム開発を経て、現在はフューチャー株式会社の「ki-labs」に所属。ソフトウェアエンジニアとして、プロセッサへの演算命令発行レイヤーの実装を担当している。上位のソフトウェアとハードウェアの境界を最適化することで、AI推論の高速化を追求している。趣味は競技プログラミング（AtCoder青）。渕上竜司（Ryuji Fuchikami）| フューチャー株式会社 ki-labs | アーキテクト 1999年九州工業大学卒業。大手電機メーカーの研究開発部門にて20年以上にわたり、画像センシングや超高速・低遅延なリアルタイム信号処理技術を確立。ハードウェアとソフトウェアの境界領域を専門とし、FPGA向け深層学習モデル「LUT-Network」の考案など、計算機アーキテクチャの特性を活かした最適化技術を追求。『Interface』（CQ出版）等での執筆多数。現在はフューチャー株式会社 ki-labsにて、AIアクセラレータのアーキテクチャ設計を行っている。 16:20-16:40 | RISC-Vのデバッグ＆トレースソリューションTRACE32 RISC-Vは組込み機器から高性能SoCまで幅広い分野で採用が進み、マルチコア化等のシステムの複雑化に対応した開発環境の重要性が増している。本講演ではRISC-Vシステムにおける高度なデバッグ＆トレースの最新動向を紹介する。非侵襲な観測、マルチコア同期デバッグ等、複雑な不具合解析に必要な包括的なTRACE32のデバッグソリューションがどのように貢献できるかを解説する。 | 毛利裕二 | 日本ローターバッハ株式会社（ドイツ）代表取締役毛利裕二氏は、独Lauterbach社の日本法人、日本ローターバッハ株式会社の代表取締役を務める。これまで日立製作所やルネサスエレクトロニクスなど、日本の主要半導体・組込み業界において開発・技術支援に携わり、長年にわたりSoC／組込みシステムの設計・デバッグ領域で経験を積んできた。Lauterbachで、毛利氏は日本市場における事業展開と顧客支援を統括し、マルチコアSoCやRISC-Vなど複雑化する次世代システムに対して、非侵襲トレースや同期デバッグといった先進技術による開発効率向上を推進している。 16:40-17:00 PDF| RISC-V開発を支えるデバッグ環境：実機開発で必要なツールと現場課題本セッションでは、RISC-Vソフトウェア開発で直面する典型的な課題（初期ブート、RTOSデバッグ、トレース解析など）を取り上げ、ICEを活用した実践的な開発・検証手法を紹介します。RISC-Vの産業導入が進む中で、開発現場にとって最も重要なのは「実機を効率よく立ち上げ、解析できる開発環境」です。DTSインサイトはRISC-V対応のICE（インサーキット・エミュレータ）製品を通じて、組込み開発者向けのデバッグ・トレース環境を提供しています。| 浅田哲生（Tetsuo Asada）| DTSインサイト株式会社（日）株式会社DTSインサイト（旧：横河ディジタルコンピュータ）入社後、デバッガ「microVIEW-PLUS」の開発に従事。その後、顧客サポートに携わったのち、動的解析ツールTRQerの開発を経験。現在は、adviceXrossの開発を担当している。長年、組込み開発支援ツールの開発とサポートの両面に携わり、CPUアーキテクチャが提供するデバッグ機構に精通。その知見を活かしたデバッグおよび動的解析ツールの開発に取り組んでいる。 17:00-17:20| 閉会の辞：RISC-Vを活用した我が国のデジタル分野の復興について我が国のデジタル分野は、クラウド基盤、AI計算資源、サーバ中核技術において海外依存が強く、データセンター技術の輸入構造が産業競争力とデジタル主権の制約となっている。RISC-Vはオープンなエコシステムを通じて、標準化と実装能力を国内に取り込み得る数少ない戦略的機会であり、半導体・デジタル産業基盤の再構築に向けた重要な柱となり得る。閉会にあたり、本日の議論を政策・標準化・実装・人材育成の接点として再整理し、産官学が連携してRISC-Vエコシステムを我が国に根付かせることが、デジタル分野の復興と次世代産業競争力の確立に不可欠であることを確認したい。| 中條拓伯 | 国立大学法人東京農工大学大学院工学研究院准教授 1985年に神戸大学工学部電気工学科を卒業し、1987年に同大学大学院工学研究科電子工学専攻を修了。1999年より東京農工大学大学院工学研究院先端情報科学部門の准教授を務めています。専門領域はプロセッサアーキテクチャ、組込みシステム、リコンフィギャラブルコンピューティングであり、長年にわたり計算機システムの高度化に関する研究に従事してきました。研究活動に加えて、日本のコンピュータ科学教育における多大な貢献でも知られています。世界的な名著であるJohn L. HennessyおよびDavid A. Patterson著『コンピュータアーキテクチャ定量的アプローチ（通称ヘネパタ）』の第4版から第6版、およびDavid Money Harrisらによる『ディジタル回路設計とコンピュータアーキテクチャ』の諸版（第1版、ARM版、第2版）の共同翻訳を手掛け、最新のアーキテクチャ理論を国内に普及させてきました。情報処理学会、電子情報通信学会、IEEE-CS、ACMの各会員であり、博士（工学）の学位を有しています。カンファレンス B **時間写真**| **講座題目発表概要**| **発表者経歴** ---|---|--- 14:40-15:00| AIDCにおける先端半導体設計環境の整備と進行中プロジェクト AIDCでは、先端プロセスを見据えたデジタル設計環境の構築や、設計から試作・評価に至る一連のワークフローの確立に向けた取り組みが進められている。本講演では、AIDC（Advanced Integrated Device Consortium）において進められている、設計環境整備の考え方、ならびに研究開発の方向性に半導体設計環境の整備状況と、現在進行中の主要プロジェクトの概略について紹介する。| 内山邦男 | 国立研究開発法人産業技術総合研究所（AIST）AIチップ設計ラボラボ長（招聘上級研究員） AIチップ設計拠点（AIDC）の内山邦夫氏は、東工大大学院情報科学科修士卒、博士（工学）。1978年に(株)日立製作所中央研究所に入社。以来、CAD、メインフレーム、マイクロプロセッサ、コンピュータシステムの研究に従事。日立製作所の技師長、理事、技術顧問を経て、現在、産業総合技術研究所の招聘研究員としてNEDO事業/AIチップ設計拠点の拠点長を務める。IEEE／電子情報通信学会フェロー、IEEEコンピュータソサイティ理事。 15:10-15:30| 産総研の先端半導体研究開発の取り組みについて半導体は、私たちの生活のさまざまな場面で活用され、社会課題の解決や産業競争力強化になくてはならない存在になっています。それ故、その半導体を如何に確保していくかが、エネルギー同様、経済安全保障の観点から極めて重要な課題となっています。それに加え、生成AIをはじめとするAIチップの高性能化のため、半導体自体の性能向上に対する要求も高まる一方です。すなわち、更なる半導体の進化が必要不可欠になっています。当日は、その半導体の更なる進化に向けた産総研の取り組みについてご紹介いたします。 | 昌原明職（まさはらめいしょく）博士 | 国立研究開発法人産業技術総合研究所（AIST）先端半導体研究センターセンター長（Director） 1995年早稲田大学大学院理工学研究科博士後期課程終了。博士（工学）。2002年産業技術総合研究所入所。以来、一貫して先端半導体に関する研究に従事。現在は、先端半導体研究センター長として、産総研における先端半導体に係る研究開発を先導。 15:40-16:00| ハイブリッド・コ・エミュレーションとシフトレフト手法によるRISC-V開発の加速。S2C EDAソリューションは、統合検証エコシステムを提供している。このプラットフォームは、初期段階のマイクロアーキテクチャ解析や仮想モデリングを行うGenesis Architect、スケーラブルなシステム統合とコンプライアンス・テストを担うOmniArkエミュレーション、そして高性能なソフトウェア開発とハードウェア評価のためのProdigy FPGAプロトタイピングという3つの主要な柱に基づいています。本スイートの極めて重要な技術コンポーネントは、QEMUやSystemCのような非RTL仮想モデルとRTLハードウェア設計を同期させるハイブリッド・コ・エミュレーション・ブリッジである。タイミング情報を持たないソフトウェア・トランザクションのためのプロキシ、それらをサイクル精度のハードウェアイベントに変換するトランザクタ、およびシームレスなデータフローを保証する専用通信チャネルで構成される高度なインターフェースによって実現されている。高レベルなアーキテクチャ探索と物理プロトタイピングの間の溝を埋めることで、この技術は最終的なシリコンが製造される前に、開発者がソフトウェアの早期成熟と厳格な認証を達成することを可能にする。| S2C EDA（上海） 16:10-16:30 | 正確な仕様を実現するRISC-VおよびアクセラレータIPでイノベーションを加速するフランスのボルドーに拠点を置くKeysom社による、定理証明（Theorem-proving）フォーマル検証を中核とした次世代RISC-VおよびアクセラレータIPエコシステムについて解説する。本ソリューションは、エッジAI、IoT、オートメーションなどの戦略的市場において、開発期間の短縮と最高クラスの信頼性を両立させる強力な競争優位性を提供する。従来のIPプロバイダーが提供する汎用アーキテクチャでは、命令の30%以上が実際には使用されず、リソースの無駄が生じている。これに対し、Keysomは各顧客のニーズに合わせた「テーラーメイド（仕立て型）」のアーキテクチャを提案する。ノーコードEDAツール「CoreXplorer」を用いることで、ユーザーはハードウェアの専門知識を必要とせず、わずか数分でアプリケーション固有のコア、HDK、SDKパッケージを生成可能である。この最適化アプローチにより、大幅なPPA（電力・性能・面積）の改善を実現している。 Keysomの技術的な最大の特徴は、数学的手法を用いてハードウェアの仕様（Specification）と実装（Implementation）の等価性を完全に保証する「定理証明フォーマル検証」にある。これにより、カスタム命令や独自ブロックを追加した場合でも、数秒で仕様への100%の適合性を証明することが可能となる。| ルカ・テスタ（Luca TESTA）博士 – 共同創設者兼 COO | Keysom Inc. Keysomにおいてルカは、基板レベルの設計およびシステム・アーキテクチャにおける広範な経歴を活かし、高度にコンフィギュラブルなコアを業界に提供している。彼は、CoreXplorerのような先進的なEDAツールとSmart LLVMコンパイラを統合することで、開発者が動作周波数、電力効率、およびシリコン面積において大幅な利得を達成することを可能にしている。フランスのボルドーを拠点とするルカは、欧州のRISC-Vエコシステムにおける主要人物であり続け、次世代のエッジおよびAIコンピューティング向けに、検証済みで高性能なシリコンを配備することに注力している。 16:40-17:00 | TenstorrentにおけるRISC-VベースCPUチップレットの開発と性能評価 Tenstorrentにおけるチップレット技術の開発方針と進捗の概要を報告するとともに、AIDC（先端システム技術研究開発機構）によって進められている同社チップレット開発の最新状況をアップデートする。さらに、現在統合フェーズにあるCPU「Ascalon」の実行環境を中心に、性能評価の精度向上を目的としたモデル・シミュレータとの相関に関する取り組みについても詳説する。 | 木村優之（Masayuki Kimura） | シニアスタッフエンジニア | Tenstorrent Japan Tenstorrent所属のベテランRISC-V CPUアーキテクトであり、高性能ハードウェアエンジニアリングおよびプロセッサ・マイクロアーキテクチャを専門としている。深い技術的専門知識に根ざしたキャリアを持ち、RISC-Vマイクロプロセッサの開発、ハイパフォーマンス・コンピューティング（HPC）向けMIPSプロセッサの統合、さらにRH850、MIPS、RISC-Vアーキテクチャ向けの命令セットシミュレータの開発において広範な経験を有する。また、チップ間無線通信デバイスのためのチップ貫通通信（TCI）に関する先駆的な研究実績も持つ。日本のRISC-Vコミュニティにおける長年のリーダーであり、2017年以来、業界フォーラムへの頻繁な寄稿や登壇を通じて、膨大な公開プレゼンテーション資料とともに技術的知見を広く共有してきた。Tenstorrent以前は、ルネサスエレクトロニクスにおいて主要なエンジニア職を歴任し、組み込みおよび車載プロセッサ技術の進化に貢献した。東京大学を卒業しており、厳格な理論的基盤と数十年にわたるシリコン設計の実践経験を兼ね備えている。チュートリアル A **時間写真**| **講座題目発表概要**| **発表者経歴** ---|---|--- 10:00-10:10 | AI処理を「アーキテクチャ」で高速化 AIコンピューティングの覇者であるNVIDIAは「非ISA的」な密結合アーキテクチャにより、データ移動のボトルネックを解消した。だが、その革新は,いまだ垂直統合されたクローズドなエコシステムの制約に留まっている。 RISC-Vで進行中のRVA23プロファイルは、NVIDIAが切り拓いた「データ短絡（Data Short-circuiting）」という方程式を、そのオープン性を武器に、さらに推進する。x86やARMといった既存の「既製品（オフ・ザ・シェルフ）」プロセッサは、レガシーなキャッシュ階層や硬直化したバス構造など「汎用性の税金」を必要とする。 RISC-Vは、自由度の高い標準化により、AIエンジンをCPUパイプラインへ直接統合したり、AIアクセラレータで秘匿計算を効率よくすることを可能にする。こうした機能実装をソフトウエア・エコシステムに統合するためは、マイクロアーキテクチャを超えた標準アーキテクチャ機能の実装が必須だ。標準 CPU IPからハイパースケール・カスタムシリコンに至るまで、ユニファイド・メモリ管理を通じてデータ移動コストを減らす機構は、電力制約の厳しいエッジデバイスにも有効である。AIネイティブ・ハードウェアの新時代は、「アーキテクチャの民主化」により実現される。| 河崎俊平 | 代表理事、一般社団法人RISC-V協会プロセッサ・アーキテクチャ設計とソフトウェア分野における国際的技術提携を横断してきた半導体戦略家。イリノイ大学でコンピュータサイエンスを修めた後、日立製作所半導体事業部に入社した。 Xerox PARCとの協力により、Smalltalk-80を直接実行可能とする32ビットAIプロセッサ「AI32」を開発。オブジェクト指向環境と専用ハードウェアを統合するという先駆的な試みに挑み、この経験は後のRISC設計思想へと連なる基盤を形成した。その後、命令セットを巡るモトローラ訴訟の法務調停に関与し、アーキテクチャと知的財産の力学を実務の現場で体得。セガのコンシューマ向けゲーム機の命令セットを設計し、サターン、ドリームキャスト世代のシステムアーキテクチャの中核的役割を担い、日米技術連携の具体的実装も主導した。シリコンバレーに約20年在住し、Chrysler、Cisco、Apple、Audiなどのプロジェクトに参画。セキュリティ、グラフィックス、QNXを統合するシステム設計を推進し、車載Googleナビゲーションシステム3G MMIのオリジナル開発メンバーとしてNVIDIAグラフィックスとSH4Aプラットフォームを融合し、車載情報基盤を実現した。現在はRISC-V協会において最先端半導体のユースケースの構想化に取り組むとともに、日本の半導体技術基盤の再構築を視野に活動している。 10:10-10:40 | SiFive第2世代インテリジェンス技術解説 SiFiveのシニアプリンシパルアーキテクト、ジョン・シンプソンと共に、最先端のRISC-VとAIの技術の詳細に迫ります。新しい第2世代Intelligence™製品の主要な革新のいくつかを分かりやすく解説し、エッジデバイスからクラウドまでのAIワークロードに最適化されている仕組みを説明します。 | ジョン・シンプソン（John Simpson）| SiFive Inc. シニア・プリンシパル・アーキテクトジョン・シンプソン（John Simpson）は、SiFiveのシニア・プリンシパル・アーキテクトであり、RISC-VベクトルAI拡張およびパフォーマンス・イベント・サンプリングの定義に携わっています。彼は第2世代SiFive Intelligence製品の責任者を務めており、過去にはRISC-V North America Summitでの登壇経験もあります。ジョンは半導体業界で30年の経験を持つ、熟練のセミコンダクター・アーキテクトです。 10:40-11:10 | 招待講演：「RISC-VサーバSoC仕様」（Server SoC Specification）「RISC-VサーバSoC仕様」は、OSおよびハイパーバイザベンダが「単一バイナリOSイメージ」をRISC-Vサーバ上でそのまま起動・動作させる環境を実現する。本仕様は、UEFI/ACPIなどのブート・ランタイムサービス、セキュリティモデル、プラットフォームファームウェア、BMCを含む管理機構と組み合わせ、完全なRISC-Vサーバプラットフォーム標準を形成する。講演では、クロック／タイマ／割込み制御、RISC-V IOMMUによるDMA保護と仮想化支援、PCIeサブシステム統合ルール、RAS（信頼性・可用性・保守性）エラーレコード標準、AIサーバを遠隔管理する業界共通API（Redfish）、サーバ管理のための共通仕様（PLDM= Platform Level Data Model）、管理通信プロトコル（MCTP = Management Component Transport Protocol）など、サーバに不可欠な領域を幅広く紹介する。| ヴェドヴィヤス・シャンボーグ（Vedvyas Shanbhogue）| RISC-V命令セットセキュリティ・水平技術委員会副議長 | コンフィデンシャル・コンピューティングSIG/TG 議長（RISC-Vインターナショナル）| 米メタ（旧Facebook）半導体エンジニアヴェドは、CPU設計からOS・仮想化基盤、ネットワーク、メディア処理（MPEG-TS、RTP、H.264）に至るまで、ハードウェアとソフトウェアを横断するフルスタック視点で次世代コンピューティングプラットフォームを推進する技術リーダーである。Metaにおいてはデータセンター向けコンピュート基盤を開発する半導体アーキテクトを務める。命令セットアーキテクチャにおけるセキュリティ、仮想化、電力管理、新命令拡張など、クラウドおよびAIインフラに不可欠な機能、秘密計算（Confidential Computing）を支えるハードウェアセキュリティ技術や、仮想化スタックに知見を持つ。2021年からはRISC-VスタートアップのRivos Inc.にて次世代CPUおよびAIデータセンタシステム基盤の開発に従事。2025年のMetaのRivos買収に伴いMetaに参画。Intelに21年在籍し、プロセッサの信頼性と隔離性を高めるセキュリティ機構の設計をリードした。 11:10-11:40| 招待講演：AI・クラウド時代の信頼基盤 ― RISC-V 秘匿計算で安全な大規模データ分析を実現秘匿計算（Confidential Computing）は、追加的なセキュリティ機能ではなく、次世代データセンター市場への参入条件そのものである。また、安全にAIアクセラレータを直接割り当て、Root-of-Trustに基づくリモートアテステーション、オープンセキュリティシリコンによる相互運用性向上なども必須だ。 RISC-Vでは、ホストOSやハイパーバイザから隔離されたTEE Virtual Machine（TVM）を実現するため、特権命令セットや仮想化拡張（Hypervisor Extension）、先進割込アーキテクチャAIA（Advanced Interrupt Architecture）、IOMMUといった基盤技術に加え、OS特権領域の分割・隔離拡張（Supervisor Domains Extension）およびCoVE（Confidential VM Extension）ABI（Application Binary Interface）の策定が進行している。さらにCPUとデバイス（GPU/NIC/SSD）がPCIeで通信するとき通信内容が盗聴・改ざんされないようにするPCIe IDE（Integrity and Data Encryption）やCPU（ホスト）とデバイス（GPU/NIC）が認証し合うためのプロトコル（SPDM = Security Protocol and Data Model）やConfidential VMにPCIeデバイスを割り当てるためのPCIe標準プロトコル（TDISP = TEE Device Interface Security Protocol）が開発されている。| ラビサヒタ（Ravi Sahita）| セキュリティエンジニア | 米メタ（旧Facebook） | RVIセキュリティ・水平技術委員会副議長、コンフィデンシャル・コンピューティングSIG/TG 議長（RISC-V International）ラビは、コンピュータセキュリティ、命令セットアーキテクチャ（ISA）、オープンソースのシステムソフトウェア、仮想化、プラットフォーム設計、分散システムにおける技術リーダーである。安全なシステム開発の研究・設計から実装・製品化に至るまでの全フェーズに精通しており、ソフトウェアABI、セキュリティモデル、ネットワークセキュリティ、QoSなどに関する標準仕様の策定にも携わった。FIPS（NIST）セキュリティ認証への実務経験を持ち、XenやKVM/Linuxなど仮想化基盤のオープンソース実装にも関与した。技術論文や業界標準仕様（RVI、IETF、TCGなど）の執筆者である。ラビは、ソフトウェアからプロセッサ、チップセット、デバイスにまたがるプラットフォームセキュリティアーキテクチャに深い専門性を持ち、秘密計算（Confidential Computing）領域におけるデータセンター規模のプロジェクト（RISC-V CoVE、OpenTitan、Intel TDXなど）をリードした。Intel CETによるROP防御や、Intel VT-xにおけるVMイントロスペクションISAの定義、ゲスト実行時整合性を守る初のセキュリティハイパーバイザ（Deepsafe）の実装、Intel vProのシステム防御機能など、先端的なセキュリティ技術の実現に貢献した。近年は、プライバシーに配慮したAI学習・推論基盤の保護や、敵対的機械学習への対策といった領域にも取り組んでいる。240件を超える特許を保有する。 11:40-12:30| TEE (Trusted Execution Environment) + Attestation + RoT (Root of Trust) on RISC-V 通常のOSとは隔離実行環境を提供するTEE (Trusted Execution Environment) はクラウド(Intel SGX, TDX, AMD SEV-SNP)、スマホ(Arm Cortex-A TrustZone)、組込み(Arm Cortex-M TrustZone)と幅広く活用されており、RISC-Vでの実験的なものが多く提案されている。近年ではGPUも含めたTEEの活用も視野にあり、更なる展開も見込まれる。本講義でそれらの技術紹介をすると共に、TEEを支える RoT (Root of Trust) やAttestationの技術も紹介し、セキュリティでは何が必要かを解説する。 | 須崎有康 (Kuniyasu Suzaki) 情報セキュリティ大学院大学教授国立研究開発法人産業技術総合研究所を経て、2022年より情報セキュリティ大学院大学教授に就任。 2019年からTCG(Trusted Computing Group)のInvited Expertに認定。2024年からプライバシーテック協会のアドバイザー。チュートリアル B **時間写真**| **講座題目発表概要**| **発表者経歴** ---|---|--- 多目的ホール 9:00-12:00 | 『Turing Machine を題材とする自前チップ設計試作』講座：チューリングマシンは、仮想上の計算機で、実用的な計算機を開発することが目的ではなかったが、その停止問題の考察の中で、アルゴリズム（プログラムコード）とデータを同等に扱う概念からノイマンが着想を得て、プログラム（命令）とデータを同じ記憶装置に保存し、中央処理装置（CPU）がこれらを逐次的に読み出して実行するコンピュータの基本設計を考案し、現代のコンピュータ技術の礎を築いた。本講座ではまず、完全チューリングマシンのアーキテクチャの一例を取り上げ、その命令体系を解説し、対応するコンパイラ（アセンブラ）と命令シミュレータを立ち上げ、数値演算、文字処理、ゲームに至るさまざまなアルゴリズムを実行できることを体験する。そして、そのアーキテクチャを具体的に論理設計した内容を紹介し、RTL 設計から GDSII 生成までの ASIC 開発フローを実践的に追体験する。ここでは、Tiny Tapeoutという、オープンソースの設計ツール（OpenROAD / LibreLane）を使い、安価（数万円程度）で実際にシリコンチップを製造できる、初心者向けの半導体設計・製造プラットフォームを使って、Skywater社の130nmプロセスチップのテープアウトデータを作成する。これにより、受講者には計算の原点であるチューリングマシンチップを、現代のオープンソース・シリコン環境で実装する| 圓山宗智（まるやまむねとも） Click for Preview Material 圓山宗智（まるやま・むねとも）氏は、長年にわたりマイクロコントローラ（MCU）や SoC をはじめとする半導体デバイスの設計・開発に従事してきた技術者である。 1986 年に日立製作所に入社し、当初は SH 系マイコンの開発に携わった。その後ルネサステクノロジやベンチャー企業、大手半導体メーカーにおいて、画像処理用 SoC、各種 MCU、および関連半導体デバイスの開発全般を統括した。現在も現役でマイコン製品の設計に取り組んでいる。圓山氏はオープンソース RISC-V CPU コア “mmRISC” シリーズを個人で開発・公開し、RISC-V やオープンハードウェア設計の普及に貢献しています。また、技術記事や多数の書籍・雑誌記事を執筆しており、教育・普及活動にも積極的である。注）受講者は、以下を習得する：(1) チューリングマシンのアーキテクチャとその RTL 設計 (2) OpenROAD / LibreLane を用いた論理合成・自動配置配線・タイミング解析・DRC/LVS 検証・Tiny Tapeout に提出可能なレイアウトデータGDSII の生成プロセス (3) オープンソースEDAとオープンPDKを活用した「自前チップ試作」の実際当日は、個人 PC（x64 Windows 11 + WSL2）を持参していただき、会場にてWSL イメージを導入して作業を進める。展示会場マップ（クリックで全体会場表示）ハーバード大学・歴史科学機器コレクション「Go Ask Alice」展（2012年）に展示されたチューリング・マシン実機モデル。抽象計算モデルであるチューリング・マシンの動作原理を可視化するために制作された教育用展示装置。写真提供：GabrielF／Wikimedia Commons（CC BY-SA 3.0）アラン・チューリング（1911-1954）写真提供：Elliott & Fry（1951年撮影）出典：Wikimedia Commons（File:Alan Turing (1951) (crop).jpg）Public Domain **過去のRISC-V Dayからの映像** https://riscv.or.jp/risc-v-day-tokyo-2026-spring-j/